摘要：由于半导体行业体系庞大，理论知识繁杂，我们将通过多个期次和专题进行全面整理讲解。本专题主要从HBM深度工艺报告进行讲解，让大家更准确和全面的认识半导体地整个行业体系。我们分为半导体知识、半导体“芯”闻几个模块，欢迎各位大佬交流学习。

前几期我们讲了大量的半导体相关知识点，这一期开始主要讲解离子注入技术。希望大家点赞转发关注，欢迎底部留言交流学习。

HBM具备高带宽、低延迟、低功耗等优势。高带宽存储器（HBM）是一种采用三维堆叠和硅通孔（TSV）等技术的高性能 DRAM，其核心优势在于，增加了存储堆栈的数量和位宽，缩短了存储芯片和逻辑芯片之间的距离，降低了工作电压并减少了信号线的数量和长度，因此具备高带宽、低延迟和低功耗等优势。

图1：HBM结构示意图

HBM工艺流程包括DRAM、逻辑芯片加工及互连。HBM技术涉及顶层DRAM、中间层DRAM、底层逻辑芯片的加工，通过将DRAM堆叠焊接至逻辑芯片上方的方式完成HBM封装。Ø 顶层DRAM不涉及TSV，其厚度可增加，从而控制封装体的整体翘曲、最终成品厚度。Ø 中间层DRAM和逻辑芯片的工艺流程基本一致，区别在于，不会在完成TSV和布线加工后对逻辑芯片进行解键合，而是在堆叠封装完成后，再进行解键合、单颗划切等流程。

图2：HBM工艺流程

TSV是HBM核心工序，成本占比30%。根据《Cost Breakdown of 2.5D and 3D Packaging》SavanSys，对于4层 DRAM+1层逻辑芯片的HBM，在99.5%键合良率下，TSV、前段工艺、后段工艺、组装、晶圆凸点、测试等环节的成本占比分别为30%、20%、20%、15%、3%、1%。其中，1）TSV制造、TSV显露成本占比分别为18%、12%；2）前段工艺是指晶圆正面RDL；3）后段工艺包括晶圆背面所有工序；4）组装包括所有键合；5）晶圆凸点包括所有凸点工序；6）测试是指组装前所有环节的测试（含TSV）。

HBM相关工艺种类较多，分类方式多元，我们参考SK海力士公告，从TSV、Bump、减薄、堆叠/填充、测试等五大环节展开，介绍HBM主要工艺，其中，减薄环节主要介绍临时键合及解键合、CMP工艺，堆叠/填充环节主要介绍TCB、混合键合、 MR-MUF工艺。

图3：HBM主要工艺及难点

（1）核心工序，良率要求高

TSV可提高带宽、降低功耗。TSV是一种垂直互连技术，相比引线键合，能够大幅缩短互连间距，减少信号传输延迟和损失，提高信号速度和带宽，降低功耗和封装体积。TSV工艺分为先通孔（Via First）、中间通孔（Via-Middle）、后通孔（Via-Last）三种类型，其中，先通孔工艺目前主要指TSV转接板的制造，中间通孔工艺是目前IC厂主要采用的方案，后通孔工艺指目前产业化最为成熟的方案之一。

图4:结构示意图

图 5:不同类型TSV基本流程

TSV工艺涉及多种设备。根据《TSV关键工艺设备特点及国产化展望》，TSV工艺涉及二十多种设备，其中深孔刻蚀设备、气相沉积设备、铜填充设备、减薄抛光设备等较为关键。

深孔刻蚀设备：深孔刻蚀是TSV的关键工艺，目前首选技术是基于Bosh工艺的干法刻蚀。

气相沉积设备：主要用于薄膜电路表面的高低频低应力氧化硅等薄膜沉积；绝缘层做好后，通过PVD沉积金属扩散阻挡层和种子层，种子层的连续性和均匀性被认为是TSV铜填充最重要的影响因素。

铜填充设备：TSV填孔镀铜是最核心、最难的工序，对设备要求较高。

减薄抛光设备：TSV要求晶圆减薄指50μm甚至更薄，目前可通过机械研磨、CMP、湿法及干法化学处理等方式实现，鉴于磨削对晶圆的损伤及内在应力、后续传输等问题，目前业界多采用一体机的思路，将晶圆磨削、抛光、贴片等工序集合在一台设备内。

图6：TSV基本工序及相关设备

TSV工艺良率及成本面临较大挑战。随着TSV工艺趋向小孔径、高密度、大深宽比，制造过程容易产生内部温度、应力失配等问题，进而产生底部空洞、内部缝隙、填充缺失等典型缺陷，将会影响TSV工艺良率及成本。随着TSV数量增加，单一TSV良率面临更高要求，根据《先进倒装芯片封装技术》，3D IC集成的良率随着芯片数量增加而呈指数下降

图7：TSV三类典型缺陷

图8：TSV良率；TSV散热示意图

(2)Bump：持续微型化

凸点工艺主要用于电气连接、机械支撑和散热。凸点（Bumping）工艺用于建立芯片和基板之间的电气连接、机械支撑，同时起到散热通道作用，通常分为焊料凸点、金凸点、铜凸点、铜柱凸点和其他新型凸点等类型，可在晶圆或基板上制备。

焊料凸点（C4）：制备方法包括蒸镀（较早）、电镀（常用）、印刷（常用/低成本）等，过去常用PbSn合金，由于环保要求，目前逐步使用SnAgCu等无铅材料；

金凸点和铜凸点：制备方法主要是电镀和钉头凸点；

铜柱凸点（C2）：采用铜柱+Sn帽，可减少焊料熔化时的形变，提高连接密度，降低凸点间距，制备方法与焊料凸点类似。

图9：C4/C2凸点主要生产流程及相关设备

凸点工艺持续微型化，电镀工艺适用于小节距凸点。随着IC集成度的提高、IO/数量的增加，凸点尺寸、间距和高度都在下降，尺寸和成本是Bumping工艺选择的重要影响因素。HBM主要采用micro bumping工艺制备微凸点，采用电镀法制备微凸点。根据《先进倒装芯片封装技术》，对于极细节距凸点，电镀是成本效益最好的工艺，良率最高，且对小尺寸凸点电镀速度快，凸点密度高。

图10：凸点制备方法与互联节距

图11：凸点制备方式对比；凸点及相关结构对应材料

(3)减薄：TBDB提高良率及性能

TBDB能够提高产品良率和性能。超薄晶圆的机械强度低，翘曲度高，为了解决其支撑和传输中的高碎片率问题，同时提高产品良率和性能，通常采用临时键合和解键合工艺（TBDB）。Ø 临时键合：常用方式包括干膜、胶水两大类，主要步骤包括键合介质涂覆、前烘固化、晶圆与键合载片对准、真空热压等。Ø 解键合：常用方式包括UV照射（针对UV干膜）、机械剥离（针对热熔胶）、热滑移剥离（针对热熔胶）和激光剥离（针对激光胶），主要步骤包括翘曲矫正、热解滑移（或其他方式剥离）、晶圆清洗等步骤。

图12：临时键合及解键合流程图

气泡排除、翘曲度控制是键合技术要点。不同TBDB技术各有优缺点，适用于不同应用场景。临时键合技术要点包括：Ø 1）排除键合层的中心和边缘产生气泡，也是工艺难点，气泡引起的键合层厚度不均匀或镂空现象，直接导致减薄时该区域因局部失去支撑而碎裂，或因边缘键合层密封不足，使减薄废料渗入，导致晶圆表面沾污无法去除。Ø 2）控制键合片的翘曲度，翘曲度过大会严重影响减薄中的全局平坦化工艺效果，也会导致解键合过程因受力不均产生更大的碎裂风险。

图13：不同TBDB技术对比

图14：不同TBDB技术流程图

CMP工艺涉及多种变量及耗材。化学机械研磨（CMP）工艺结合化学反应和机械研磨去除沉积的薄膜，是一种表面全局平坦化技术，可用于晶圆抛光（几μm 的硅被去除）、平坦化（材料去除量约1μm或更少）等工序。CMP工艺对于集成金属和介质层、双大马士革工艺互连十分重要，根据Preston公式，如何保证晶圆面上的加压、晶圆与研磨垫之间研磨速度的均匀性是关键。此外，CMP工艺涉及多类耗材，如研磨液、研磨垫、固定环、调节器等。

图15：CMP设备结构简图；CMP头部结构简图

图16：Preston公式(M=n*p*v*t）

(4)堆叠/填充：TCB应用广泛

TCB目前广泛应用于HBM产品。根据《微电子封装技术》，依赖回流焊的倒装键合方式在40-50μm节距仍可工作，但更小节距将会面临可靠性问题，复杂多芯片键合的良率可能较低。热压键合（TCB）可提高精度，可支持10μm甚至更小节距的键合，12堆栈HBM依然使用TCB。

倒装键合：速度快、成本低，随着芯片和基板膨胀及冷却，热膨胀系数的差异会导致翘曲。Ø TCB：相同I/O间距下电气性能更好，封装厚度更薄，减少基板翘曲，确保均匀粘合，几乎没有缝隙和污染。

图17：I/O间距持续缩小

图18:键合工艺对比;I/O密度与凸点节距、结构的关系

贴放精度、加热/降温速度是TCB设备的关键指标。TCB主要用于创建原子级金属键合，利用力和热促进原子在晶格间迁移，从而形成清洁、高导电性和坚固的键合。对于TCB设备，关键指标是贴放精度、快速加热/降温能力。TCB主要步骤包括，1）在基板上喷涂助焊剂；2）贴片头（BondHead）捡起晶片迅速加热到临界锡球融化温度；3）相机对位后，贴片头把晶片精准贴放到基板的凸点阵列区；4）在基板与晶片凸点接触的瞬间，贴片头从压力敏感控制转为位置敏感控制，并迅速加热到锡球融化温度以上保持数秒，之后贴片头迅速冷却，使得上下凸点间的连接变为固相。

图19：TCB工艺流程图；TCB工艺参数图

混合键合是无凸点高密度互联技术。混合键合是指在一个键合步骤同时键合电介质和金属键合焊盘，属于无凸点永久键合的高密度互连技术，相比传统C4焊点和微凸点技术，主要优点包括，1）芯片间无凸点互连，降低寄生电感和信号延迟；2）芯片间超细间距互连，大幅增加通道数量；3）超薄芯片制备，大幅降低芯片厚度和重量；4）键合可靠性提高，大幅提升截面键合强度。混合键合可按键合材料分为Cu/SiO2和Cu/粘结剂键合，可按键合方式分为晶圆到晶圆（W2W）和芯片到晶圆（D2W）键合，下文将逐一介绍。

图20：键合技术对比；多样化互连方式

Cu/SiO2、Cu/粘结剂混合键合原理相似。节距小于10μm的情况下，Cu-Cu键合后的片间间隙很小，难以填充下填料，混合键合可分别实现Cu和Cu之间的键合、 Cu周围介质和介质之间的键合，键合后的介质可起到下填料的作用，减缓热应力的同时保证更高的键合强度、散热能力和防止Cu凸点被腐蚀。

Cu/SiO2混合键合：关键是得到平整度高、粗糙度小、亲水性的表面，键合前需激活SiO2表面，实现方式包括表面激活、直接键合、表面活化键合等。

Cu/粘结剂混合键合：与Cu/SiO2混合键合类似，只是使用粘结剂如BCB、PBO、 PI等替代SiO2介质，粘结剂柔性更好，可在一定程度上容忍介质表面的微尘颗粒物。

图21：混合键合主要步骤

图22：Cu/粘结剂键合

W2W/D2W分别对于小尺寸/大尺寸芯片具有成本优势。W2W将两个加工好的晶圆直接键合，流程相对简洁，目前是主要的混合键合方式。D2W先筛选出KGD，再单独键合至基础晶圆上，或者先重构到载体晶圆，然后再整体键合到基础晶圆。

W2W：优点包括，1）对准精度高，可实现非常小的互连间距；2）批量工艺，产量较大。不足包括，1）顶部和底部晶圆的尺寸需要相同，工艺灵活性有限；2）无法通过晶圆筛选甄别KGD，通常适用于高良率晶圆，一般对应小尺寸芯片，随着芯片尺寸增加，W2W的成本曲线变得较为陡峭

D2W：优点包括，1）顶部和底部芯片的尺寸较为灵活；2）对于大尺寸芯片具有成本优势。不足包括，1）键合步骤较多，将会引入更多颗粒污染，对准误差概率增加；2）产量不高。

图23：W2W/D2W流程对比；W2W/D2W成本对比

混合键合工艺条件较高，现处于起步阶段。虽然一些芯片制造商采用了混合键合，但目前工艺成本太高，无法大规模使用。混合键合对设备精度、工艺环境及表面质量等方面提出较高要求。Ø 1）需要精准对齐并键合SiO2绝缘层与Cu接触点。Ø 2）工艺环境需要class1 clean room。Ø 3）待键合表面的粗糙度、晶圆翘曲度需要满足较高要求。Ø 4）Cu-Cu键合和介质-介质键合二者常会相互干扰，需要兼顾两方面的键合要求。

图24：μbump/W2W/D2W节距发展；互连技术节距、密度对比

MUF技术大幅提升效率。底部填充的主要作用包括分散应力、增加芯片连接的刚度和强度、改善焊点的热疲劳可靠性等作用，主要工艺包括毛细流动型底部填充（CUF）、非流动型底部填充（NUF）、模塑底部填充（MUF），主要填充方式包括压力驱动式、非流动式和毛细驱动式。

CUF：目前主流工艺，由于多出流动填充、加热固化等步骤，生产效率不高，毛细流动通常较慢且不够充分，容易出现孔洞，随着芯片尺寸增加、焊点尺寸减小，上述问题更加明显。

NUF：工艺步骤减少，生产效率高，但填料少、热膨胀系数较高，固化物常有气泡和空洞等问题。

MUF：底部填充和芯片塑封通过一个步骤实现，大幅提高生产效率，提高封装的机械强度；MUF技术实现条件包括尺寸更细小的填充粒子、优化树脂配方、在封装基板上设置排气孔等。

图25：CUF/NUF工艺流程

图26：底部填充主要方式

MR-MUF技术具备效率、良率和散热优势。当前HBM实现多层DRAM互连的主要解决方案是热压非导电膜（TC-NCF）和批量回流模制底部填充（MR-MUF），MR-MUF是SK海力士2019年推出的新型封装技术，能够有效改善芯片散热性能，同时具备速度和良率优势。Ø TC-NCF：先用非导电薄膜填充DRAM die微凸点侧的微凸点空隙，再用热压键合工艺连接两层die，三星和美光主要采用该方案。Ø MR-MUF：结合回流和模制工艺，将芯片连接到电路上，并用液态环氧树脂模塑料（EMC）填充芯片间及凸点间的空隙。

图27：SK海力士HBM产品发展及散热性能优化图表49：MR-MUF与TC-NCF工艺

先进MR-MUF技术进一步提升散热性能。SK海力士对MR-MUF技术进行升级，开发了先进的MR-MUF技术，引入业界首创的芯片控制技术和改善散热效果的新型保护材料。根据SK海力士官网，由于应用了MR-MUF技术，HBM2E的散热性能相比HBM2提高了36%，在应用先进的MR-MUF技术后，HBM3E的散热性能相比8层HBM3提高了10%。

图28：SK海力士先进MR-MUF技术流程

(5)测试：HBM测试存在诸多挑战

常规DRAM芯片测试包括晶圆级测试、封装级测试，HBM测试则包括晶圆级测试、KGSD测试。

晶圆级测试：除了DRAM测试，增加了逻辑芯片测试。

KGSD测试：主要采用ATE测试机台、晶圆探针台和专门制作的测试探针卡，通过DA端口进行基础逻辑芯片测试、DRAM核心芯片测试，HBM KGSD 的动态老化应力测试、大量内部TSV结构的可靠性测试、高速信号测试、数量超过1000的PHY I/O测试等是芯片测试和质量保证的难点。

图29：HBM测试流程

TSV缺陷检测较为复杂。以TSV工序为例，TSV刻蚀及填充质量对三维集成整体性能影响显著，微小尺寸、层叠结构及晶圆减薄等特征使得TSV缺陷检测较为复杂。TSV缺陷检测方法通常包括电学检测方法、光学检测方法、声学检测方法和X 射线检测方法，不同方法各有优劣。Ø 电学检测：能够同时实现三维集成功能完整性和性能优劣性的测试，但探针尺度大、数量少，且探针与晶圆之间接触应力大，易损伤甚至直接损毁晶圆。Ø 光学检测：红外光线具有硅穿透性，可用于TSV形貌测量，但不能用于金属内部缺陷检测，实际应用受限。Ø 声学检测：传统超声波测量方法分辨率不足，高频声波能量衰减速率快、传播距离短，实际应用受限。Ø X射线检测：能够提供很高的分辨率，对各种材料和结构内部缺陷适用性强，但分辨率和样品尺度之间存在矛盾，三维重建效率较低。:

图30：TSV制造过程中的量检测需求

————————————————————————

半导体行业前沿商务合作及业务推广

请联系商务号：13162076710

(微信：jqk-you)

下一期我们更新半导体相关知识。希望大家多多支持。大家可以关注一下公众号！您的认可是我不断更新的动力。

免责声明：1、我们尊重知识产权，本公众号图文、数据、视频等内容有援引网络或其他公开资料，版权归属原作者、原发表出处。若版权所有方对本公众号的引用持有异议，敬请文末留言或私信我们，我们保证及时予以处理。2、本公众号提供的内容仅供读者交流学习和参考，不涉及商业目的。3、本公众号内容仅代表作者观点，我们不对内容的准确性、可靠性或完整性承担明示或暗示的保证。读者读后做出的任何决定或行为，是基于自主意愿和独立判断做出的，请读者明确相关结果。

往期好文推荐

专题模块

技术分享

半导体行业知识专题一：半导体分类

半导体行业知识专题二：半导体产业链

半导体行业知识专题三：半导体工艺

半导体行业知识专题三：半导体光刻工艺

半导体行业知识专题三：半导体刻蚀工艺（一）

半导体行业知识专题三：半导体刻蚀工艺（二）

半导体行业知识专题三：半导体离子注入工艺

半导体行业知识专题三：半导体薄膜沉积工艺

半导体行业知识专题三：半导体抛光工艺