三星电子2nm制程初始良率优于3nm

据悉，三星电子正对下代2nm先进制程进行量产测试，2nm制程的初始良率超出了预期。

与开发进程坎坷的3nm相比，2nm则要顺利很多，订单也纷至沓来。继日本PFN确认将采用三星2nm制程生产AI加速器后，三星又收到了一家韩国设计企业的2nm NPU代工合同。此前美国Ambarella安霸也向三星下达了2nm订单。

3nm工艺良率遇问题，仅为60%、20%

与量产5nm制程时采用的鳍式场效应晶体管不同，三星电子在其3nm工艺中首次采用了GAA全环绕晶体管技术，这一技术分为两个版本：第一代3GAE和第二代3GAP，可以让晶体管的性能大幅提升，同时降低功耗。与三星5nm工艺相比，第一代3nm工艺可以使功耗降低45%，性能提升23%，芯片面积减少16%；而未来第二代3nm工艺则使功耗降低50%，性能提升30%，芯片面积减少35%。

三星电子选择多桥通道FET技术来制造首批GAA晶体管芯片，该技术可以打破FinFET的性能限制，通过降低电源电压水平来提高能源效率，同时通过增加驱动电流的能力来提高性能。

基于此，三星电子抢先台积电，成为全球第一家宣布实现3nm制程量产的厂商。技术虽然领先，但是在工艺良率却遭遇到了挑战。

2024年11月，有媒体报道，三星电子第一、二代3nm工艺良率很低。三星电子内部设定的量产良品率最低标准为70％，而第一代3GAE的良品率仅能达到50-60％，因此还无法进行大规模量产。而第二代3GAP的情况更为糟糕，其良品率仅为20％，意味着每生产5颗芯片中，只有1颗是完好的。

如此低的良率会增加芯片的成本，进而不得不使用额外的硅晶圆来制造足够的芯片。更为严重的是会导致客户流失。由于，3nm制程良率未能达到高通、英伟达等潜在客户提出的70%要求，三星电子在先进制程上无法与台积电竞争订单，其尖端逻辑工艺投资的收益能力也受到了影响。

此前，高通骁龙8至尊版计划实施双代工厂策略，即由台积电与三星电子共同生产，以减少生产风险，然而，由于三星电子在良率方面存在问题，这一计划被迫推迟，最终导致高通全盘转向台积电。

2nm加速发展，获得多份订单

2nm战争已经打响！2025年，各大晶圆代工厂将竞相推出采用2nm制程工艺的芯片，同时努力降低3nm制程工艺芯片的量产成本。相较于现有的3nm工艺，2nm工艺预计将实现显著的性能提升与功耗降低，

三星电子2nm工艺仍然采用了GAAFET晶体管技术，并进一步优化了MBCFET架构。与其它厂商相比，三星电子2nm工艺的竞争优势也正是在此，在3nm GAA MBCFET技术的最新进展，将为他们的2nm提供参考。

据悉，三星电子将于2025 年开始量产用于移动应用的2nm工艺，然后在2026年扩展到高性能计算，并在2027年扩展到汽车领域。与 3nm工艺相比，2nm工艺性能提升12%，功率效率提升 25%，面积减少 5%。

三星电子正在加快推动2nm生产设施的建设，目前已在韩国华城的“S3”工厂进行设备的安装，着力搭建2nm生产线。并且，设定了雄心勃勃的目标，计划到2025年第一季度实现每月生产7000片晶圆的规模。到了2025年底，三星计划将“S3”工厂的剩余3nm生产线转为2nm生产线，以进一步扩大产能。

除此之外，三星电子获得了美国47.45亿美元芯片补贴，将在德克萨斯州泰勒市投资370亿美元建设两座先进制程工厂，专注量产2nm制程技术。

2024年7月，三星电子确认首份2nm芯片订单，将使用2nm代工工艺和先进的芯片封装服务来为日本人工智能公司PFN制造人工智能芯片；9月，有消息称三星电子又收获了一份2nm订单，将为美国企业Ambarella生产ADAS芯片，相关产品预计于2025年流片，计划2026年量产。