防止3D集成电路过热，有了新办法

随着对更强大、更高效的微电子系统的需求不断增长，业界正转向3D集成——将芯片堆叠在一起。这种垂直分层的架构可以将高性能处理器（例如用于人工智能的处理器）与其他用于通信或成像的高度专业化的芯片紧密封装在一起。但世界各地的技术人员都面临着一个重大挑战：如何防止这些堆叠芯片过热。

现在，麻省理工学院林肯实验室开发了一款专用芯片，用于测试和验证封装芯片堆栈的冷却解决方案。该芯片能够消耗极高的功率，模拟高性能逻辑芯片，通过硅层和局部热点产生热量。然后，当冷却技术应用于封装芯片堆栈时，该芯片会测量温度变化。当芯片被嵌入芯片堆栈中时，研究人员可以研究热量如何在堆栈层中移动，并对保持芯片冷却的进展进行基准测试。 

“如果你只有一块芯片，你可以从上方或下方进行冷却。但如果你开始将多个芯片堆叠在一起，热量就无处散发了。目前还没有冷却方法可以让业界堆叠多个如此高性能的芯片，”Chenson Chen 说道，他与 Ryan Keech 共同领导了该芯片的开发，两人都来自该实验室的先进材料和微系统组。

该基准芯片目前正由波音公司和通用汽车共同拥有的研发公司HRL实验室使用，用于开发用于3D异质集成（3DHI）系统的冷却系统。异质集成是指将硅芯片与非硅芯片（例如射频（RF）系统中使用的III-V族半导体）堆叠在一起。   

“射频元件会变得非常热，并且在非常高的功率下运行——这给 3D 集成增加了额外的复杂性，这就是为什么如此需要这种测试能力，”Keech 说。

美国国防高级研究计划局 (DARPA) 资助了该实验室开发基准测试芯片，以支持 HRL 项目。所有这些研究都源自 DARPA 的“用于 3D 异构集成的微型集成热管理系统 ( Minitherms3D )”项目。

对于国防部而言，3DHI 为关键系统开辟了新的机遇。例如，3DHI 可以扩大雷达和通信系统的探测范围，使先进传感器能够集成到无人驾驶飞机等小型平台上，或者允许人工智能数据直接在现场系统（而非远程数据中心）中进行处理。

该测试芯片是由该实验室的电路设计师、电气测试专家和微电子实验室的技术人员合作开发的。 

该芯片具有两个功能：产生热量和感测温度。为了产生热量，该团队设计了能够在极高功率密度下运行的电路，功率密度达到千瓦/平方厘米，与当前及未来高性能芯片的预计功率需求相当。他们还复制了这些芯片中的电路布局，使测试芯片可以作为替代品。 

“我们调整了现有的硅技术，主要用来设计芯片级加热器，”陈教授说道。他为该项目带来了多年的复杂集成和芯片设计经验。21世纪初，他帮助实验室率先制造了双层和三层集成电路，引领了3D集成的早期发展。

芯片的加热器模拟了堆栈内的背景热量水平和局部热点。热点通常出现在芯片堆栈最隐蔽、最难以触及的区域，这使得3D芯片开发人员难以评估冷却方案（例如输送冷液的微通道）是否能够到达这些位置，并且是否足够有效。

这就是温度传感元件的作用所在。芯片上分布着“微型温度计”，当使用冷却剂时，这些元件可以读出芯片上多个位置的温度。

这些温度计实际上是二极管，或者说是开关，当施加电压时，电流会流过电路。随着二极管升温，电流电压比会发生变化。“我们可以检查二极管的性能，例如知道温度是 200 摄氏度、100 摄氏度还是 50 摄氏度，”Keech 说。“我们创造性地思考了设备过热失效的原因，然后利用这些特性设计出实用的测量工具。”

Chen 和 Keech，以及实验室其他设计、制造和电气测试专家，目前正与 HRL 实验室的研究人员合作，将芯片与新型冷却技术相结合，并将这些技术集成到 3DHI 堆栈中，以增强射频信号功率。HRL 联合首席研究员 Christopher Roper 在最近 宣布该项目的新闻稿 中表示：“我们需要冷却相当于 190 多个笔记本电脑 CPU（中央处理器）的热量，但尺寸要与单个 CPU 封装相同。”

Keech 表示，快速交付芯片的时间表是通过芯片设计、制造、测试和 3D 异构集成等各个阶段的团队合作克服的挑战。

他说：“堆叠架构被认为是微电子技术的下一个前沿。我们希望帮助美国政府找到有效整合这些架构的方法，并让这些芯片发挥出最高的性能。”

实验室团队在 3 月 17 日至 20 日举行的年度政府微电路应用和关键技术会议（GOMACTech）上展示了这项工作。